エンジニアが注意深く設計し、有識者が度重なるデザインレビューを行った設計でも、いざ物が出来上がってくるとミスが見つかるものです。これはメカに限らず、電気やソフトの世界でも共有化と思います。新しいものを創っていますからね、しょうがないです。
ただ、メカ屋が損だなと思うのは、メカのミスって素人目に見ても単純なものが多くて、「おい、どうしてこんな設計になってるんだ」ってなるんですよね。人から言われるだけでなく、自分でもそう思えてしまうものです。
メカでありがちなミス
メカ設計において、しょうもないながら、有りがちなミスとして次のようなものが挙げられます。
- 部品間干渉 (組めない...)
- 動作スペースの不足 (動かない...)
- ケーブル・FPCの切断(板金のバリ・組立での噛みこみ...)
これらは、実物を見ると誰でもわかりそうですよね？実際、メカエンジニアじゃなくても見て分かるものです。
ミスは何故おきるのか
専業のエンジニアが、3D-CADという文明の利器を用い、デザインレビューという進歩的なプロセスを経てなお、何故低レベル(に見える)問題は起こるのでしょう。
自分が思うところを挙げると、次のような原因があるかと思います。
- 干渉チェック機能への過信
- 意図しないCADの挙動
- 過度に効率化したレビュー
- ケーブル・FPCの挙動考察の不足
箇条書きだけだと伝わらないので、ちょっと掘り下げます。
干渉チェック機能への過信
CADには大抵、干渉チェック機能が付いています。カカッと操作すれば、部品同士ぶつかっているところをハイライトしてくれます。
「そんな便利な機能があるなら干渉なんてなくなるはずさ」
でもそれは大きなミステイク
干渉チェックは偉大な機能ですが、２つの問題があります。
- そのデータと実物は本当に同じサイズか？
- 0.01mmの隙間は干渉ではない
前者について。基板の実装部品や他所から購入するモジュールによくあるのが、3Dと実物とのサイズ違いです。意図的に公差のmax/minで作られたものだったり、公式の3Dデータでなければ、モデリングした人が図面を読み違えて作ってたりというのが、有りがちな原因ですね。3Dと現物との乖離を避けるには、GODつまり図面を自分で参照するしかありません。そもそも、クリアランス攻めるなら公差を確認するのは必須なので、図面はどちらにせよ確認するはずですしね。
後者について。干渉チェックはぶつかっている、もしくは接している箇所を判別してくれます。つまり、ちょっとでも隙間が空いていれば検出できません。なので極小のスキマが見逃されがちで、物が出来上がった時に公差が近づく方にいくと干渉となってしまうわけです。
ならどうすればいいか。時間をかけて断面を確認していくのが一番ですかね。
意図しないCADの挙動
人から引き継いだデータでよくあるのが、意図しないCADの挙動により、知らないうちに知らない形状が増えている現象です。
モデリングの履歴を抑制していたものが、履歴を編集して戻すタイミングで誤って抑制を解除してしまう、というパターンが多いです。これの怖いところは、抑制形状がエラーを吐かないことが往々にしてあることですね。
これを避けるにはどうしたらいいか。僕にはいい解決法が思い浮かびません。なので履歴の抑制は使わないようにしてます。皆も抑制なんて使うのやめて、ファイル分けるか思い切って履歴消すかしてはいかがでしょう。
過度に効率化したレビュー
効率的なデザインレビューは高度な内容にフィーチャーされるため、低レベル(に見える)な問題についてはチェックされない傾向にあります。
例えば過去に大きな問題になった箇所だったり、新規で挑戦するような機構だったり。そういうところに有識者の知恵と時間と精神を費やすので、低レベルなチェックについてはエクセルの「問題なし」という項目を舐めて終了だったりするわけです。
とはいえ、みんなで断面を眺めていくレビューもなんか違う気がしますよね、難しい。
ケーブル・FPCの挙動考察の不足
比較的ガッチリ固定されるメカ部品に対して、ケーブルやFPCは非常にフレキシブルです。彼らは鳥のように自由に筐体内を駆け回り、板金のバリで切断されたり、後から組まれる部品に氷見潰されたりします。
この辺りはCADとにらめっこしても回避は難しくて、実際にプロトタイプを作って組立と、ケーブル類の収まりを確認する必要があります。FFCやケーブルはロールを切れば量産同等品が手が入るので確認が容易ですが、フレキは型品だし、メーカーによって層構成が微妙に違う=硬さが変わってくるので難儀です。
それでも実物での組立確認をするとしないとでは、金型起工時の精神的な負荷が大きく違います。設計者としては、出図前に試作確認するお金と時間の余裕が欲しいですね。
まとめ
長くなってしまいました、メカ屋のミスは低レベルに見えてしまう問題と、問題が起こる背景について書きました。
この類のミスは設計者本人からしても低レベルに思えて、精神的にキツイんですよね。他の人、特に上司から詰められるのもハチャメチャに辛いですが。
他職種のエンジニアも、ミスしたときに低レベルに見えるものはあるのでしょうか。僕が知る限りで他職種エンジニアのミスで「マジか」と思わされたのは、回路屋さんがコネクタのピン配置を逆で置いちゃった事件くらいですかね。回路屋さんが徹夜でジャンパ線はんだ付けした姿が思い出されます。
ま、なんにせよミスは精神衛生に悪いです。教訓だけ頭に残し、美味しい物たべて早く寝て、いやなことは忘れるに限ります。
こんな記事も書いています。
